

This Page Is Inserted by IFW Operations  
and is not a part of the Official Record

## **BEST AVAILABLE IMAGES**

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images may include (but are not limited to):

- BLACK BORDERS
- TEXT CUT OFF AT TOP, BOTTOM OR SIDES
- FADED TEXT
- ILLEGIBLE TEXT
- SKEWED/SLANTED IMAGES
- COLORED PHOTOS
- BLACK OR VERY BLACK AND WHITE DARK PHOTOS
- GRAY SCALE DOCUMENTS

**IMAGES ARE BEST AVAILABLE COPY.**

**As rescanning documents *will not* correct images,  
please do not report the images to the  
Image Problem Mailbox.**

⑨ 日本国特許庁(JP)

⑩ 特許出願公開

⑫ 公開特許公報(A)

平3-44115

⑤Int. Cl.<sup>3</sup>

識別記号

庁内整理番号

④公開 平成3年(1991)2月26日

H 03 M 1/70

9065-5J

審査請求 未請求 請求項の数 2 (全7頁)

⑬発明の名称 D/A変換装置

⑭特 願 平1-179638

⑮出 願 平1(1989)7月11日

⑯発明者 鹿 麓 友 詞 静岡県浜松市中沢町10番1号 ヤマハ株式会社内  
 ⑯発明者 五 月 女 弘 海 静岡県浜松市中沢町10番1号 ヤマハ株式会社内  
 ⑰出願人 ヤマハ株式会社 静岡県浜松市中沢町10番1号  
 ⑱代理人 弁理士 稲本 義雄

## 明 細 書

## 1. 発明の名称

D/A変換装置

## 2. 特許請求の範囲

(1)同一のデジタル信号を、デジタル演算により、異なるレベルのデジタル信号に調整して、各経路に出力するデジタルレベル調整手段と、

前記デジタルレベル調整手段から出力される異なるレベルのデジタル信号を、各経路毎にアナログ信号に変換するD/A変換手段と、

前記D/A変換手段から出力される異なるレベルのアナログ信号を、各経路毎に所定のレベルにアナログ的に調整するアナログレベル調整手段と、

前記アナログレベル調整手段より出力される各経路のアナログ信号のレベル差を求め、その差が零になるように、前記デジタルレベル調整手段によるレベルの調整を制御する制御手段と、

前記アナログレベル調整手段より出力される各経路のアナログ信号の1つを選択して出力する選択手段とを備えるD/A変換装置。

(2)前記アナログレベル調整手段は、設定するレベルを外部から任意の値に調整可能に構成されている請求項1に記載のD/A変換装置。

## 3. 発明の詳細な説明

〔産業上の利用分野〕

この発明は、例えばデジタル信号に変換されたオーディオ信号を元のアナログ信号に変換するD/A変換装置に関する。

〔従来の技術〕

従来のD/A変換装置は、一般に、変換ビット数の制約から、ダイナミックレンジやS/Nが不足する欠点があった。

例えば、一般に用いられている16ビットのD/A変換装置のダイナミックレンジは、理論的には96dB程度しかないが、現在実現可能なアナログ回路のダイナミックレンジは120dB程度にまで達している。これからみると、16ビットのD/A変換装置の性能は遠く及ばないものである。

すなわち、デジタル信号の処理段階を考えれ

ば、24ビット、32ビット等のビット数で処理を行なうことは容易であるが、その出口であるD/A変換装置における制約が多ビット化の大きなネックになっていた。

D/A変換装置の変換ビット数をハード的にこれ以上増やすことは、現在のところ、トリミング技術等の面から、相当の困難が伴うものである。そこで、回路構成上、フローティングというダイナミックレンジの拡大等のための工夫が提案されている。

これは、変換すべきデジタル入力信号を、そのレベルの大小に応じてデジタルレベルを適宜シフトして、D/A変換するとともに、その際のD/A変換値とシフト値の双方を情報として得、これらに基づき後段側で再び逆シフトすることにより、リニアな連続的な信号として再構成するものである。

第2図は従来のD/A変換装置の構成を要約している。同図において1は入力されたデジタル信号のレベルをデジタル的に検出するレベル検

出器、2は入力されたデジタル信号のレベルを調整するために、そのビットをシフトするビットシフタ、3は入力されたデジタル信号をアナログ信号に変換するD/A変換器である。4、5はアナログスイッチ等よりなる相互に連動して動作するセクタである。6、7、8は入力されたアナログ信号に所定の係数ゲイン( $-G1$ )、( $-G2$ )、( $-G3$ )( $-G1 < -G2 < -G3$ )を付与して、所定のレベルに調整する増幅器である。

しかしてデジタル入力信号はレベル検出器1を介してビットシフタ2に入力される。レベル検出器1は入力信号のレベルをデジタル的に検出し、入力信号のレベルが所定の基準値より小さいときは大きいレベルになるように、その検出結果に対応してビットシフタ2のビットシフト量を制御する。ビットシフタ2によりデジタル的に所定のレベルに増大、調整された信号はD/A変換器3に入力され、アナログ信号に変換される。

セクタ4、5は、ビットシフタ2によるレベル増大分を補償する係数ゲインを有する増幅器を

選択するように、レベル検出器1の出力により制御される。例えば、ビットシフタ2により1ビットシフトが行なわれたとき増幅器6が、また、2ビット又は3ビットシフトのとき増幅器7又は8が、各々選択される。従って、D/A変換器3より出力されたアナログ信号は、増幅器6、7、8のいずれかにより元のレベルに戻された後、出力される。

このようにすることにより、例えば、第3図に示すような入出力特性のダイナミックレンジを有するD/A変換器3を用いて、第4図に示すように、より広い範囲の信号をD/A変換することができる。すなわち、ダイナミックレンジが等価的に拡大されていることになる。また、信号をより高いレベルに増幅した後、D/A変換していることで、S/Nを改善することができる。

〔発明が解決しようとする課題〕

従来の装置では、D/A変換の前後に行なわれるデジタル段のレベル調整量とアナログ段のレベル調整量とを、予め正確に対応づけておく必要

がある。これが正確になされていないと、出力信号におけるリニアリティが確保されず、出力信号のレベルがセクタ4、5の切り換え時に、不連続になってしまう欠点があった。

また、調整に際しては、アナログ素子のバラッキ等に対処しなければならないばかりでなく、仮りに、当初良好に調整されていたとしても、経年変化による特性変化、動作環境の温度変化による特性変化等が生じるため、調整に完全を期するのは困難であった。

従って、このような構成のD/A変換装置においてダイナミックレンジの拡大範囲を変化させようとしても、出力信号のレベルの連続性確保、すなわち、リニアリティの維持が極めて困難であった。

この発明は斯かる状況に鑑みなされたもので、上述した調整の手間を一切不用にするとともに、使用者がダイナミックレンジを任意の値に自由に設定、変更できるようにするものである。

〔課題を解決するための手段〕

請求項1に記載のD/A変換装置は、同一のデジタル信号を、デジタル演算により、異なるレベルのデジタル信号に調整して、各経路に出力するデジタルレベル調整手段と、デジタルレベル調整手段から出力される異なるレベルのデジタル信号を、各経路毎にアナログ信号に変換するD/A変換手段と、D/A変換手段から出力される異なるレベルのアナログ信号を、各経路毎に所定のレベルにアナログ的に調整するアナログレベル調整手段と、アナログレベル調整手段より出力される各経路のアナログ信号のレベル差を求め、その差が零になるように、デジタルレベル調整手段によるレベルの調整を制御する制御手段と、アナログレベル調整手段より出力される各経路のアナログ信号の1つを選択して出力する選択手段とを備える。

請求項2に記載のD/A変換装置は、アナログレベル調整手段が、設定するレベルを外部から任意の値に調整可能に構成されている。

〔作用〕

演算により調整するデジタルレベル調整手段であり、各々入力されるデジタル信号に所定の係数ゲインを付与して出力する。12A、12BはD/A変換器であり、各々デジタルレベル調整手段11A、11Bより出力されるデジタル信号をアナログ信号に変換して出力する。13A、13Bはアナログレベル調整手段であり、可変ゲイン構成とされ、その係数ゲイン $(-G_a)$ 、 $(-G_b)$  ( $-G_a < -G_b$ )は、使用者が外部から任意の値に設定、変更できるようになっている。

14は選択手段であり、デジタルレベル調整手段11A、11Bの出力に対応して、アナログレベル調整手段13A、13Bの出力を選択し、出力する。15は制御手段であり、アナログレベル調整手段13A、13Bの出力に対応してデジタルレベル調整手段11A、11Bの調整レベルを制御する。

しかして所定ビット数のデジタル入力信号は、デジタルレベル調整手段11A、11Bに入力され、デジタル演算により、所定の係数ゲイン

請求項1に記載のD/A変換装置においては、同一のデジタル入力信号が、デジタルレベル調整手段により異なるレベルに調整された後、各々D/A変換手段によりD/A変換される。D/A変換手段の出力レベルはアナログレベル調整手段により再度調整される。デジタルレベル調整手段によるレベル調整量は、各アナログ信号のレベル差が零となるように、制御手段により自動的に制御される。

従って、デジタルレベル調整手段とアナログレベル調整手段を対応させる調整が不用になる。

また、請求項2に記載のD/A変換装置においては、アナログレベル調整手段の設定レベルが外部から調整可能であるので、使用者がレベル調整量を自由に設定、変更して、ダイナミックレンジを可変とすることができる。

〔実施例〕

第1図はこの発明のD/A変換装置の第1の実施例の構成を表わしている。同図において11A、11Bは、デジタル信号のレベルをデジタル

が付与され、異なるより大きいレベルに調整される。デジタルレベル調整手段11A、11Bにより、各々異なるレベルに調整されたデジタル信号は、対応する経路のD/A変換器12A、12Bによりデジタル信号からアナログ信号に変換された後、アナログレベル調整手段13A、13Bに入力される。

アナログレベル調整手段13A、13Bは、入力されたアナログ信号に、所定の係数ゲイン $(-G_a)$ 、 $(-G_b)$ を付与し、そのレベルを減衰させた後、選択手段14に出力する。

制御手段15は、アナログレベル調整手段13A、13Bが出力するアナログ信号のレベルの差を検出し、その検出結果に対応して、アナログレベル調整手段13A、13Bのアナログ出力のレベル差が零になるように、デジタルレベル調整手段11A、11Bの調整レベル(係数ゲイン)を制御する。

これにより、デジタルレベル調整手段11A、11Bの係数ゲインは、アナログレベル調整手段

13A, 13Bの係数ゲイン( $-G_a$ ), ( $-G_b$ )と相補的な値 $G_a$ ,  $G_b$ に、各々自動的に設定される。

一方、選択手段14は、ディジタルレベル調整手段11A, 11Bの出力をモニタし、歪が生じない範囲で、より高いレベルの信号がいずれであるかを検出する。そして、その検出結果に対応して、アナログレベル調整手段13A又は13Bの出力のうち的一方を選択し、出力する。

上述したように、ディジタルレベル調整手段11A, 11Bの係数ゲインは、アナログレベル調整手段13A, 13Bの係数ゲインと相補的な値に設定される。従って、ディジタルレベル調整手段11A, 11Bにより増大されたレベルは、アナログレベル調整手段13A, 13Bによりその増大分だけ戻され、元のレベルになる。これにより、アナログレベル調整手段13A, 13Bが出力するアナログ信号のレベルは同一となる。

第5図はこの発明のD/A変換装置の第2の実施例の構成を示している。

しかして、ディジタル入力信号は、乗算器21Aにより所定の係数ゲインが付与され、そのレベルが増大された後、D/A変換器12Aに入力され、アナログ信号に変換される。D/A変換器12Aの出力は増幅器23Aに入力され、所定の係数ゲイン( $-G_a$ )が付与され、そのレベルが減衰された後、セレクタ14Aの一方の入力に供給される。

また、D/A変換器12Bには、ディジタル入力信号がそのままのレベル(係数ゲイン1が付与されたレベル)で入力され、アナログ信号に変換される。このアナログ信号はセレクタ14Aの他方の入力に供給される。

制御手段15は、まず、D/A変換器12Bのアナログ出力と増幅器23Aのアナログ出力のレベル差を求める。次に、制御手段15は、求めたレベル差に基づき、その差が零となるように、乗算器21Aの係数ゲインを制御する。この制御手段15は、例えば、差動増幅器と、その出力をディジタル信号値として乗算器21A側へ知らせめ

この実施例においては、第1図の実施例におけるディジタルレベル調整手段11Bとアナログレベル調整手段13Bが省略されている。換言すれば、ディジタルレベル調整手段11Bとアナログレベル調整手段13Bの係数ゲインが、各々1に設定されている。また、ディジタルレベル調整手段11Aとして乗算器21Aが、アナログレベル調整手段13Aとして増幅器23Aが、各々用いられている。

さらに、選択手段14は、増幅器23Aの出力と、D/A変換器12Bの出力の一方を選択するセレクタ14Aと、乗算器21Aのディジタル出力のオーバーフローの有無(又はオーバーフロー状態に近づいたか否か)を検出するオーバーフロー検出器14Bとにより構成されている。例えばアナログスイッチ等よりなるセレクタ14Aは、オーバーフロー検出器14Bの出力に対応して切り換えられるようになっている。

その他の構成は第1図における場合と同様である。

る構成とから成る。その結果、増幅器23Aの出力信号のレベルが、D/A変換器12Bの出力信号のレベルに一致するようになる。換言すれば、増幅器23Aの係数ゲインを( $-G_a$ )とすると、乗算器21Aの係数ゲインは相補的に $G_a$ となり、増幅器23Aの出力は、乗算器21Aにより係数ゲイン $G_a$ が付与される前の元のレベルに戻されることになる。

乗算器21Aにおけるディジタル演算の精度は、拡大されたダイナミックレンジを上回るダイナミックレンジが要求される。すなわち、ディジタルレベル調整等により生ずる1/2LSB以下の丸め雑音が、拡大されたダイナミックレンジに現われてこない程度のダイナミックレンジを有する必要がある。例えば、入力されるディジタル信号のビット数が16ビットである場合、乗算器21Aの内部における演算を、24ビットで行なう。

上述した動作は、D/A変換器12A, 12Bのいずれの入力にもオーバーフローが発生していないとすれば、乗算器21Aと増幅器23Aが付

与する係数ゲインの値の如何に拘らず、正しく行なわれる。従って、ディジタルレベル調整量はアナログレベル調整量に常に自動的に追従し、乗算器21Aの前の信号レベルと、増幅器23Aの出力の信号レベルは一致する。

D/A変換器12Aの入力にオーバーフローが発生しているとき、オーバーフローした入力は、最早、D/A変換器12Aが本来処理しようとしている入力信号の真のレベルを反映していない。その結果、信号レベルの差を求め、かつこのレベル差に対応して乗算器21Aの係数ゲインを調整すること自体に何等意味が無くなるばかりでなく、むしろ回路動作の平衡状態を乱すため悪影響が大きくなる。

従って、このような場合には、係数ゲイン $G_a$ としてオーバーフロー直前の値が保持され、その値を用いて演算が行なわれるようになっている。オーバーフローが回復するまでの間、オーバーフロー直前の自動追従状態が保持されることになるが、実用上不都合は発生しない。

このように、第5図の構成によれば、アナログレベル調整量にディジタルレベル調整量が自動追従するフローティング型D/A変換装置が実現できるが、この構成は、さらに次のような効果も有している。

第2図に示した従来の構成では、ディジタル的に信号のレベルを増大するのに、ビットシフトを用いているので、信号レベルは1/2倍又は2倍というように、6dBを単位としなければならない。これにより、ダイナミックレンジの調整に際して、分解能をそれ程細かくすることができなかった。

また、アナログ段のレベル調整を正確に2倍、1/2倍というように設定することは実際には不可能で、多少のバラツキが発生してしまうことは避けられないところであるにも拘らず、ディジタル段のレベル調整能力が実質的に所定値に固定されており、結果として、出力レベルの連続性を確保することが困難になる。

これに対して、第5図のような構成によれば、

オーバーフロー検出器14Bがオーバーフローを検出していないとき、セレクト14Aは図中上側に切り換わり、オーバーフローが検出されたとき、図中下側に切り換わる。その結果、オーバーフローが検出されない限り、ディジタル入力信号のレベルを増大させてD/A変換したアナログ信号が選択、出力されるので、結果としてD/A変換のダイナミックレンジが拡大され、また、動作のS/Nも向上する。

増幅器23Aが付与する係数ゲイン( $-G_a$ )を外部的に強制的に変化させた場合でも、ディジタルレベル調整量はアナログレベル調整量に自動追従するから、使用者が係数ゲイン( $-G_b$ )を任意の値に調整しても、セレクト14Aに供給される2系統の信号レベルは常に同一となる。これにより、これらを選択的に切り換えて合成される出力信号は、そのレベルの連続性が保証される。すなわち、使用者は、出力のリニアリティを確保しつつ、そのダイナミックレンジを任意に拡大又は縮小し、所望のものとすることができるとなる。

ディジタル段のレベル調整をディジタル数値演算により行なっているため、6dB単位等の制約は一切無く、処理データの最下位ビット相当の微細値まで区分することができる。このことは、上述したレベル調整量の自動追従機能とも相俟って、出力レベルの連続性を高精度で確保することができる根拠にもなっている。

第6図はこの発明のD/A変換装置の第3の実施例の構成を表わしている。この実施例においては、第5図の実施例における増幅器23Aが省略され、その代わりに、増幅器23BがD/A変換器12Bの出力に接続されている。その他の構成は第5図における場合と同様である。

この場合、制御手段15は、増幅器23Bの出力とD/A変換器12Aの出力とを比較し、両者の差が零になるように、乗算器21Aの係数ゲインを制御する。すなわち、増幅器23Bの係数ゲインを $G_b$ とすると、乗算器21Aの係数ゲイン $G_a$ は、 $G_b$ と等しい値に設定される。

第1図及び第5図の実施例の場合、入力信号と

出力信号のレベル比は1対1になる。これに対し、この実施例の場合、入力信号と出力信号のレベル比は1対0もとなる。しかしながらこの場合も、セレクト14Aに入力される2経路の信号のレベルが同一となるので、出力レベルが不連続になるようなことはない。

#### 〔発明の効果〕

以上のように、請求項1に記載のD/A変換装置によれば、デジタルレベル調整手段とアナログレベル調整手段により、所謂フローティング形式の構成としたので、ダイナミックレンジの拡大とS/Nの改善がなされとともに、デジタルレベル調整量をアナログレベル調整量に常に自動追従させるようにしたので、従来のように、これらを予め正確に対応づけておく必要がなく、無調整にすることができる。また、出力信号のリニアリティも極めて良好にすることができる。

さらに、請求項2に記載のD/A変換装置によれば、アナログレベル調整量を外部から強制的に変更することができるようにしたので、使用者が

D/A変換のダイナミックレンジを任意に拡大、縮小することが可能になる。

#### 4. 図面の簡単な説明

第1図はこの発明のD/A変換装置の第1の実施例の構成を示すブロック図。

第2図は従来のD/A変換装置の一例の構成を示すブロック図。

第3図は第2図のD/A変換器の特性図。

第4図は第2図のD/A変換装置の特性図。

第5図はこの発明のD/A変換装置の第2の実施例の構成を示すブロック図。

第6図はこの発明のD/A変換装置の第3の実施例の構成を示すブロック図である。

1・・・レベル検出器

2・・・ビットシフト

3・・・D/A変換器

4, 5・・・セクタ

6, 7, 8・・・増幅器

11A, 11B・・・デジタルレベル調整手段

12A, 12B・・・D/A変換器

13A, 13B・・・アナログレベル調整手段

14・・・選択手段

14A・・・セクタ

14B・・・オーバーフロー検出器


15・・・制御手段

21A・・・乗算器


23A, 23B・・・増幅器

特許出願人 ヤマハ株式会社


代理人 弁理士 稲本義雄




第3図




第4図




第 1 図



第 2 図



第 5 図



第 6 図